卷积码Viterbi译码器的FPGA的设计与实现  

The FPGA Design and Implementation of Viterbi Decoder for Convolutional Codes

作　　者：程晓江[1] 马晓军[1] 刘洛琨[1] 

机构地区：[1]解放军信息工程大学信息工程学院,郑州450002

出　　处：《通信技术》2003年第3期34-36,共3页Communications Technology

基　　金：国家863基金项目资助。

摘　　要：给出了一种基于FPGA的切实可行的卷积码Viterbi译码器的实现方案。该方案只需要很少的硬件资源,速度较快。可以很方便地和Turbo译码器结合在单片的FPGA上,并应用于3GPPWCDMA移动通信系统中。This paper presents a feasible FPGA i mplementation of Viterbi decoder fo r convolutional codes.This scheme only needs few hardnare resources an d can attain a high speed,so it can be e asily integrated with Turbo decoder in one FPGA chip and applied in 3GPP WCDMA system s.

关 键 词：卷积码 VITERBI译码器 回朔 

分 类 号：TN76[电子电信—电路与系统]