VITERBI译码器

作品数：127被引量：115H指数：5
导出分析报告
相关领域：电子电信更多>>
相关作者：张振东周玉梅朱勇旭吴斌阮铭更多>>
相关机构：西安电子科技大学北京理工大学国防科学技术大学中国科学院微电子研究所更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划广东省自然科学基金国家科技重大专项更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种可配置Viterbi译码器的设计被引量：1
《中国集成电路》2024年第1期30-37,共8页刘戈 万江华 李振涛 曾梦琳 
为了满足数字通信中不同通信标准的变化,设计了一种支持多标准的Viterbi译码器。该译码器支持1/2、1/3、1/4三种不同的码率、3-9的约束长度和任意约束多项式的通信标准。为了实现多标准的译码,在加比选单元增加了数据选择器,回溯单元采...
关键词：可配置 VITERBI译码器 滑窗回溯 欧几里得距离 状态度量值 
一种基于滑窗回溯多标准Viterbi译码器
《半导体技术》2021年第1期41-46,共6页卜庆增 张玲 于宗光 陈振娇 徐新宇 
为满足当前通信系统中存在的多种通信标准要求,提出了一种基于滑窗回溯的多标准Viterbi译码器。与其他Viterbi译码器相比,该译码器在支持任意长度序列译码的基础上,实现了1/2、1/3和1/4三种不同码率的配置,并适配5~9五种可变约束长度。...
关键词：VITERBI译码器 多标准 滑窗回溯 度量防溢出 幸存路径管理 
基于FPGA的结构改进型(2,1,4)维特比译码器被引量：1
《电子技术应用》2020年第2期43-47,共5页吴雪玲 江虹 
西南科技大学研究生创新基金
在资源受限的处理器中实现高性能的Viterbi译码算法是近年来研究的热点。基于XC6SLX16-2CSG324型FPGA处理器,在资源有限情况下,为兼顾Viterbi译码时延与资源消耗的问题,提出了一种结构改进算法。在传统Viterbi译码算法基础上,首先通过...
关键词：FPGA VITERBI译码器 度量控制 步进式存储结构 
一种基于FPGA的Viterbi译码器的研究与设计被引量：2
《电子与封装》2020年第1期24-27,共4页虞亚君 桑坤 赵参 
针对通信系统中传统维特比(Viterbi)译码器结构复杂、译码延时大、资源消耗大的问题,提出了一种新的基于FPGA的Viterbi译码器设计。结合(2,1,7)卷积编码器和Viterbi译码器的工作原理,设计出译码器的核心组成模块,具体采用3比特软判决译...
关键词：VITERBI译码 卷积编码 分支度量 加比选 FPGA 
高速率低延时Viterbi译码器的设计与实现被引量：3
《电子技术应用》2018年第9期56-58,62,共4页杨敏 
在Vitebi译码器的实现中,由于路径存储方式的不同分为回溯和寄存器交换模式,效果是延时与资源消耗一般只能二取其一,互为矛盾。采取3~6长度的RE-寄存器交换,混合回溯模式,极大地减少了回溯时间,并减少了路径存储空间需求,付出的代价是每...
关键词：卷积码 VITERBI译码 回溯 寄存器交换 
高性能多标准可配置Viterbi译码器设计与验证被引量：2
《现代电子技术》2018年第10期10-14,共5页戴澜 马东俊 
国家自然科学基金资助项目(61674087);国家自然科学基金资助项目(61674092)~~
为了使Viterbi译码器广泛地应用于更多标准中,结合前向回溯译码和滑窗流水技术,同时ACS(Add-CompareSelect)部件通过减规约的操作减少异或延迟,提出一种高性能可配置Viterbi译码器。该译码器支持1 2,1 3,1 4码率,约束长度在5~9之间,生...
关键词：VITERBI译码器 滑窗流水技术 多项式任意配置 UVM验证方法学 异或延迟 移动终端 
基于滑窗流水的高性能可配置viterbi译码器被引量：1
《微电子学与计算机》2018年第2期32-36,共5页赵旭莹 李桓 王晓琴 王东琳 
中国科学院战略性先导科技专项(XDA06011000);国家科技支撑计划(2014BAH32B00)
为了对无线通信卷积编码多标准支持,同时为了适应未来高速率卷积编码需求,基于滑窗流水的前向回溯基四算法,实现了支持多标准的高性能可配置viterbi译码器,该译码器峰值吞吐可达到1.15Gbps@6144bit,600MHz.与主流商用viterbi译码器相比...
关键词：可配置 VITERBI译码器 高性能 滑窗流水 前向回溯 
一种基于FPGA的多通道复用Viterbi译码器的设计与实现被引量：1
《电脑知识与技术》2017年第10期251-253,共3页庞志锋 刘欣欣 王晓君 
卫星定位接收机中的卷积码译码即Viterbi译码,在处理器中面临着占有资源比较多、处理时间太长等问题,为了减少处理器中资源占用和提高它的处理速度,采用了多通道复用和串行加比选蝶形单元的方法,在FPGA平台上用硬件描述语言设计出一种...
关键词：卷积码 VITERBI算法 FPGA 资源占用 
应用于通信系统中的高性能Viterbi译码器实现被引量：2
《电子设计工程》2016年第9期153-155,159,共4页黄昊 秦水介 
针对无线通信系统中对于高频率、高吞吐量的要求,提出了一种基于ASIC的高速Viterbi译码器实现方案。该译码器在约束度小于等于9的情况下,采用全并行结构的加比选模块。性能分析结果表明,在SMIC 40 nm工艺,通过使用Synopsys Design Compi...
关键词：VITERBI 译码器 ASIC 功耗 
现场可编程门阵列参数化多标准高吞吐率基4Viterbi译码器被引量：2
《国防科技大学学报》2016年第1期86-92,共7页夏飞 聂晶 李荣春 王文涛 
国家自然科学基金资助项目(61202127);湖南省学位与研究生教育专项基金资助项目(YB2013B008)
为了同时达到高性能和灵活性的目标,提出一种基于现场可编程门阵列的参数化多标准自适应基4 Viterbi译码器。译码器采用3~9可变约束长度,1/2、1/3可变码率,支持任意截断长度的纠错译码,并采用码字无符号量化、加比选单元设计优化和归一...
关键词：现场可编程门阵列 VITERBI译码器 参数化 多标准 基4 
全选清除导出
共13页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部