VITERBI译码

作品数：277被引量：296H指数：7
导出分析报告
相关领域：电子电信更多>>
相关作者：李小文罗义军张振东周玉梅朱勇旭更多>>
相关机构：西安电子科技大学重庆邮电大学国防科学技术大学北京理工大学更多>>
相关期刊：更多>>
相关基金：国家高技术研究发展计划国家自然科学基金国家科技重大专项广东省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种可配置Viterbi译码器的设计被引量：1
《中国集成电路》2024年第1期30-37,共8页刘戈 万江华 李振涛 曾梦琳 
为了满足数字通信中不同通信标准的变化,设计了一种支持多标准的Viterbi译码器。该译码器支持1/2、1/3、1/4三种不同的码率、3-9的约束长度和任意约束多项式的通信标准。为了实现多标准的译码,在加比选单元增加了数据选择器,回溯单元采...
关键词：可配置 VITERBI译码器 滑窗回溯 欧几里得距离 状态度量值 
基于半实物仿真的信道编译码性能验证系统被引量：1
《制造业自动化》2022年第4期62-65,共4页宿凌超 雷茂 秦明伟 姚远程 
国家重点研发计划(2016YFF0104003);四川省教育厅科研项目(18ZB0611);四川省科技计划(2019YJ0309)。
依据DVB-S标准的高斯信道下对RS(204,188)+CC(2,1,7)+卷积交织级联编译码算法性能评估时,发现基于Matlab软件搭建通信系统仿真模型时,在信源数据量偏大时,获取完整级联编译码算法系统的仿真结果需要耗费几十分钟甚至几个小时。为实现快...
关键词：DVB-S RS 卷积编码 VITERBI译码 
卷积编码及Viterbi译码的低时延FPGA设计实现被引量：6
《电子技术应用》2021年第6期96-99,共4页张健 吴倩文 高泽峰 周志刚 
针对毫米波通信的高速率和低时延设计要求,设计实现1/2码率(2,1,7)卷积码的低时延译码。采用高度并行优化实现框架、低延时的最小值选择方式,获得Viterbi硬判决译码算法的输出。利用基于Xilinx公司的Artix7-xc7a200t芯片综合后,译码器...
关键词：毫米波通信 卷积码 VITERBI译码 system generator 
一种基于前置解扩的短波3G-ALE信号接收方案
《电子制作》2021年第7期7-9,共3页叶永杰 位小记 肖乃稼 
为提高短波自适应通信的可通率,在3G-ALE(Third Generation HF Automatic Link Establishment)自适应控制器中,用突发波形BW0实现自动链路的建立。本文从信号接收的角度出发,结合3G-ALE信号的协议特征,研究3G-ALE系统同步、解扩解调、...
关键词：3G-ALE 突发波形BW0 相关检测捕获 VITERBI译码 
一种基于滑窗回溯多标准Viterbi译码器
《半导体技术》2021年第1期41-46,共6页卜庆增 张玲 于宗光 陈振娇 徐新宇 
为满足当前通信系统中存在的多种通信标准要求,提出了一种基于滑窗回溯的多标准Viterbi译码器。与其他Viterbi译码器相比,该译码器在支持任意长度序列译码的基础上,实现了1/2、1/3和1/4三种不同码率的配置,并适配5~9五种可变约束长度。...
关键词：VITERBI译码器 多标准 滑窗回溯 度量防溢出 幸存路径管理 
基于FPGA的结构改进型(2,1,4)维特比译码器被引量：1
《电子技术应用》2020年第2期43-47,共5页吴雪玲 江虹 
西南科技大学研究生创新基金
在资源受限的处理器中实现高性能的Viterbi译码算法是近年来研究的热点。基于XC6SLX16-2CSG324型FPGA处理器,在资源有限情况下,为兼顾Viterbi译码时延与资源消耗的问题,提出了一种结构改进算法。在传统Viterbi译码算法基础上,首先通过...
关键词：FPGA VITERBI译码器 度量控制 步进式存储结构 
一种基于FPGA的Viterbi译码器的研究与设计被引量：2
《电子与封装》2020年第1期24-27,共4页虞亚君 桑坤 赵参 
针对通信系统中传统维特比(Viterbi)译码器结构复杂、译码延时大、资源消耗大的问题,提出了一种新的基于FPGA的Viterbi译码器设计。结合(2,1,7)卷积编码器和Viterbi译码器的工作原理,设计出译码器的核心组成模块,具体采用3比特软判决译...
关键词：VITERBI译码 卷积编码 分支度量 加比选 FPGA 
高速率低延时Viterbi译码器的设计与实现被引量：3
《电子技术应用》2018年第9期56-58,62,共4页杨敏 
在Vitebi译码器的实现中,由于路径存储方式的不同分为回溯和寄存器交换模式,效果是延时与资源消耗一般只能二取其一,互为矛盾。采取3~6长度的RE-寄存器交换,混合回溯模式,极大地减少了回溯时间,并减少了路径存储空间需求,付出的代价是每...
关键词：卷积码 VITERBI译码 回溯 寄存器交换 
高性能多标准可配置Viterbi译码器设计与验证被引量：2
《现代电子技术》2018年第10期10-14,共5页戴澜 马东俊 
国家自然科学基金资助项目(61674087);国家自然科学基金资助项目(61674092)~~
为了使Viterbi译码器广泛地应用于更多标准中,结合前向回溯译码和滑窗流水技术,同时ACS(Add-CompareSelect)部件通过减规约的操作减少异或延迟,提出一种高性能可配置Viterbi译码器。该译码器支持1 2,1 3,1 4码率,约束长度在5~9之间,生...
关键词：VITERBI译码器 滑窗流水技术 多项式任意配置 UVM验证方法学 异或延迟 移动终端 
基于滑窗流水的高性能可配置viterbi译码器被引量：1
《微电子学与计算机》2018年第2期32-36,共5页赵旭莹 李桓 王晓琴 王东琳 
中国科学院战略性先导科技专项(XDA06011000);国家科技支撑计划(2014BAH32B00)
为了对无线通信卷积编码多标准支持,同时为了适应未来高速率卷积编码需求,基于滑窗流水的前向回溯基四算法,实现了支持多标准的高性能可配置viterbi译码器,该译码器峰值吞吐可达到1.15Gbps@6144bit,600MHz.与主流商用viterbi译码器相比...
关键词：可配置 VITERBI译码器 高性能 滑窗流水 前向回溯 
全选清除导出
共28页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部