基于FPGA的直扩系统接收机解调模块设计与实现  

Design and Realization of Demodulation in DSSS Receiver on FPGA

作　　者：张大卫[1] 胡修林[1] 张蕴玉[1] 

机构地区：[1]武汉华中科技大学电信系,武汉430074

出　　处：《通信技术》2003年第8期17-19,共3页Communications Technology

摘　　要：介绍了一种数字直扩系统接收机的解调模块的原理。提出一个用ALTERA公司的APEX20KE系列FP-GA实现该模块的方案。该方案易于实现并且可节省芯片资源。该模块用VerilogHDL描述实现。This paper describes the principle o f demodulation module in DSSS Receiv er.An scheme based on APEX 20KE series FPGA is presented.T his scheme is easy to realize and has r educe d the consumption of hardware r e-source.The function are described w ith Veri log HDL.

关 键 词：解调现场可编程门阵列 VERILOG kHDL语言 数字直扩系统接收机 

分 类 号：TN91[电子电信—通信与信息系统]