同步时序电路故障模拟加速方法研究与实现  

Research and Implementation of the Fault Simulation Speed up Method for the Synchronous Sequential Circuit

作　　者：刘胜利[1] 刘蓬侠[2] 曾芷德[2] 

机构地区：[1]信息工程大学信息安全学院,河南郑州450002 [2]国防科技大学计算机学院,湖南长沙410073

出　　处：《信息工程大学学报》2000年第3期1-5,共5页Journal of Information Engineering University

基　　金：国家自然科学基金资助项目 !( 69773 0 3 5 )

摘　　要：本文对时序电路故障模拟的一些加速技术进行了探讨 ,提出并实现了一个功能块级的基于测试码并行的同步时序电路故障模拟方法 ,对部分ISCAS89Benchmark电路的模拟结果表明 ,该故障模拟方法有较好的性能。Applying some speed up techniques in fault simulation of combinational circuits to sequential circuits,the paper presents and implements a parallel test pattern based fault simulation method for the synchronous sequential circuit.Experimental results on some circuits of ISCAS89 Benchmark reveal that the fault simulation method has good performance.

关 键 词：故障模拟 测试码并行 单故障传播 反向追踪 无扇出区域 

分 类 号：TN407[电子电信—微电子学与固体电子学]