以JESD204B开始您的系统设计  

作　　者：Ian Beavers 

机构地区：[1]ADI公司

出　　处：《中国电子商情》2014年第6期31-33,共3页China Electronic Market

摘　　要：用于数据转换器的高速串行接口正在形成一种趋势，以支持更高速转换器、灵活的时钟以及确定性延迟等日渐严苛的要求。 J E S D204串行链路的第一版和第二版提供了转换器以较少引脚数发送和接收数据时更为迫切需要的突破。但是，这些版本在通道数、速度和功能方面存在一些基本限制。　　而第三个版本--即JESD204B--有三个主要的新改进：更高的通道速率最大值（每通道高达12.5 G b i t s/s）、支持确定性延迟和谐波帧时钟。最新的J E S D204B接口得益于转换器性能的提升--这些转换器兼容开放市场FPGA解决方案，并且可扩展--现已能轻松传输大量待处理的数据。

关 键 词：数据转换器 系统设计 接口 ADC FPGA JESD204B 链路 时钟速率 接收器 电子设备 加扰器 DAC 

分 类 号：TN4[电子电信—微电子学与固体电子学] TN9