65nm工艺大容量2W/8R高速SDP存储器的设计  

Design of a 65 nm 512×32b, 2W/8R SDP Memory

在线阅读下载全文

作  者:徐庆光[1] 温亮[1] 李振涛[1] 

机构地区:[1]国防科学技术大学计算机学院,长沙410073

出  处:《计算机研究与发展》2012年第S1期63-67,共5页Journal of Computer Research and Development

基  金:国家自然科学基金项目(60906014)

摘  要:SDP是为"飞腾-迈创"DSP在65nm工艺下设计的一个核间数据共享存储器,容量为512×32b,端口数为2W/8R.针对SDP存储器写端口数少的特点,为减小面积,采用了分为4个2W/2R存储体的实现策略.为了提高存储单元的噪声容限,设计了读写端口分离的12管2W/2R存储单元,使得读写操作的噪声容限分别达到了333mV和274.7mV.采用层次式位线技术,提高了读写操作的速度,并降低了功耗.用全定制方法完成了2W/2R存储体的版图设计,并用Encounter完成了SDP存储器的总体集成.版图后的模拟结果显示,SS条件下的最大延时为750ps,TT条件下的功耗为45.2mW@500MHz.SDP是为"飞腾-迈创"DSP在65nm工艺下设计的一个核间数据共享存储器,容量为512×32b,端口数为2W/8R.针对SDP存储器写端口数少的特点,为减小面积,采用了分为4个2W/2R存储体的实现策略.为了提高存储单元的噪声容限,设计了读写端口分离的12管2W/2R存储单元,使得读写操作的噪声容限分别达到了333mV和274.7mV.采用层次式位线技术,提高了读写操作的速度,并降低了功耗.用全定制方法完成了2W/2R存储体的版图设计,并用Encounter完成了SDP存储器的总体集成.版图后的模拟结果显示,SS条件下的最大延时为750ps,TT条件下的功耗为45.2mW@500MHz.

关 键 词:多端口存储器 噪声容限 层次式位线 

分 类 号:TP3[自动化与计算机技术—计算机科学与技术]

 

参考文献:

正在载入数据...

 

二级参考文献:

正在载入数据...

 

耦合文献:

正在载入数据...

 

引证文献:

正在载入数据...

 

二级引证文献:

正在载入数据...

 

同被引文献:

正在载入数据...

 

相关期刊文献:

正在载入数据...

相关的主题
相关的作者对象
相关的机构对象