基于FPGA的Cholesky分解细粒度并行结构与实现  

Fine-Grained Parallel Architecture and Implementation for Cholesky Decomposition on FPGA

作　　者：郭磊[1] 唐玉华[1] 周杰[1] 董亚卓[2] 

机构地区：[1]国防科学技术大学并行与分布计算重点实验室 [2]中国人民解放军91655部队

出　　处：《计算机研究与发展》2011年第S1期258-265,共8页Journal of Computer Research and Development

基　　金：国家自然科学重点基金项目(60921062;60903057)

摘　　要：基于FPGA平台研究大规模矩阵Cholesky分解的细粒度并行结构与实现.首先在数据依赖关系分析的基础上,提出了Cholesky分解细粒度并行算法,然后提出了可扩展的一维线性阵列结构实现该并行算法.最后在设计的开发板上实现了单精度浮点Cholesky分解阵列处理器.综合结果表明,单个Xilinx Virtex5 XC5VLX330FF1760 FPGA芯片可集成32个处理单元.与运行在2.50GHz Pentium微处理器上的串行C代码相比,该阵列处理器取得最大104.413倍和平均78.789倍的性能加速.基于FPGA平台研究大规模矩阵Cholesky分解的细粒度并行结构与实现.首先在数据依赖关系分析的基础上,提出了Cholesky分解细粒度并行算法,然后提出了可扩展的一维线性阵列结构实现该并行算法.最后在设计的开发板上实现了单精度浮点Cholesky分解阵列处理器.综合结果表明,单个Xilinx Virtex5 XC5VLX330FF1760 FPGA芯片可集成32个处理单元.与运行在2.50GHz Pentium微处理器上的串行C代码相比,该阵列处理器取得最大104.413倍和平均78.789倍的性能加速.

关 键 词：CHOLESKY分解 FPGA 细粒度并行 线性阵列处理器 单精浮点 

分 类 号：TP3[自动化与计算机技术—计算机科学与技术]