基于多核可配置DSP实现的H.264解码器  

Design of H.264 Decoder Based on Configurable DSPs

作　　者：于海宁[1] 楼培德[1] 亓洪亮[2] 

机构地区：[1]北京邮电大学信息与通信学院,北京100876 [2]北京大学深圳研究生院集成微系统重点实验室,广东深圳518055

出　　处：《电视技术》2009年第S2期92-94,共3页Video Engineering

摘　　要：首先介绍了一款具有三核可配置处理器的DSP子系统的架构。3个处理器的结构及运算单元都可单独配置,因此可以更加有针对性、协调地工作。深入研究H.264视频编码标准,制定出解码流程,使DSP子系统中的3个处理器能够以流水线方式解码,从而达到最大的解码速度。In this paper,we introduce a DSP subsystem firstly,which has three configurable processors.After going deep in H.264 standard,we set a decoding plan that makes 3 processors can work in pipeline,which can decode video stream in a maximum speed.

关 键 词：多核可配置DSP H.264 解码器 

分 类 号：TN764[电子电信—电路与系统]