片上网络分组混合并行仲裁器的设计  

Design of Grouped and Mixed Parallel Arbiter for NoC

作　　者：周文强[1] 张金艺[1,2,3] 周多[2] 刘江[1] 

机构地区：[1]上海大学微电子研究与开发中心,上海200072 [2]上海大学特种光纤与光接入网省部共建教育部重点实验室,上海200072 [3]上海大学教育部新型显示与系统应用重点实验室,上海200072

出　　处：《微电子学与计算机》2015年第3期104-108,共5页Microelectronics & Computer

基　　金：国家"八六三"计划项目(2013AA03A1121;2013AA03A1122);上海市教委重点学科资助项目基金(J50104)

摘　　要：提出了适用于二维或三维片上网络的分组混合并行仲裁策略,该策略对仲裁输入请求个数进行分组处理并实现了并行计算,同时结合了matrix和round robin两种仲裁策略各自的优势.基于此策略,提出了2种分组混合并行仲裁器,有效地改善了片上网络仲裁器在延时、最大工作频率、占用芯片资源等方面的性能指标.A grouped and mixed parallel arbitration strategy is proposed in this paper which is suitable for twodimensional or three-dimensional network-on-chip.The strategy groups input requests so as to process with them in parallel computing and assimilates the advantages of matrix and round robin arbitration strategy.Based on the new strategy,two grouped and mixed parallel arbiters are proposed and implemented in Verilog HDL with better performance such as delay,maximum working frequency and chip area.

关 键 词：分组混合 片上网络 并行计算 参数化设计 VERILOG HDL 

分 类 号：TN47[电子电信—微电子学与固体电子学]