RSA密码算法的硬件实现  

Hardware Implementation of 1024-Bit RSA Algorithm

作　　者：王超[1] 沈海斌[1] 孟庆[1] 

机构地区：[1]浙江大学超大规模集成电路设计研究所,杭州310027

出　　处：《计算机工程与应用》2004年第14期127-128,147,共3页Computer Engineering and Applications

基　　金：国家863高技术研究发展计划资助项目(编号:2001AA141050)

摘　　要：该文简要介绍了RSA密码算法的基本步骤,讨论了该算法的硬件实现及优化方法,提出了用CSA解决大数加法问题的方案,并给出FPGA测试的结果。从测试结果可以看出这种结构提高了速度,节省了面积。In this paper,basic steps of RSA algorithm are briefly introduced,and an implementation method to optimize a1024-bit RSA cryptoprocessor by CSA is presented.The result of test in FPGA device is also given in the end,we can see that this architecture contributes to speed improving and area saving.

关 键 词：公开密钥 私密密钥 MONTGOMERY算法 

分 类 号：TP309[自动化与计算机技术—计算机系统结构]