芯片级布图规划中的缓冲器规划算法  

作　　者：陈松[1] 洪先龙[1] 董社勤[1] 马昱春[1] 蔡懿慈[1] Chung-Kuan Cheng 顾钧[3] 

机构地区：[1]清华大学计算机科学与技术系,北京100084 [2]University of California,San Diego,USA [3]香港科技大学计算机科学与技术系

出　　处：《中国科学（E辑）》2004年第8期869-881,共13页Science in China(Series E)

基　　金：国家自然科学基金(批准号: 90307005);国家自然科学基金委员会与香港研究资助局联合资助项目(批 准号: 60218004);国家自然科学基金国际合作项目(批准号: 60121120706);美国国家自然科学基金项 目(CCR-0096383)"八六三"国家高技术研究发展计划(2002AA1Z1460)资

摘　　要：文中对纳米技术下, 互连驱动的芯片级布图规划问题中的缓冲器规划问题进行了研究, 提出了基于空白区重分布(redistribution)的缓冲器规划算法; 布局中的空白区是指在布局中不被任何电路模块占用的闲置区域; 该算法充分利用布局中的空白区插入缓冲器. 在基于拓扑的布图规划表示中, 可以把电路模块和空白区相关联, 在相应区域内移动一些电路模块就可以达到重分布空白区的目的. 在进行空白区重分布的过程中, 给定布局的总面积和拓扑结构将维持不变. 通过重分布布局中的空白区, 可以增加满足时延约束的线网数目; 实验证实, 满足时延约束的线网数的增长率平均达到9%.

关 键 词：缓冲器规划 空白区 重分布 布图规划 VLSI 角模块序列 独立可行区域 超大规模集成电路 

分 类 号：TN402[电子电信—微电子学与固体电子学]