通用接口控制器GPIO_WB IP核设计与实现  

Design and Implementation of General Purpose Interface Controller GPIO_WB IP Core

作　　者：张建民[1] 沈胜宇[1] 宋廷强[2] 高树静[2] 李思昆[1] 

机构地区：[1]国防科技大学计算机学院,长沙410073 [2]青岛科技大学信控学院,青岛266042

出　　处：《微电子学与计算机》2004年第6期194-198,共5页Microelectronics & Computer

基　　金：国家自然科学基金资助项目(90207019);国家863计划基金资助项目(2002AA1Z1480)

摘　　要：通用IO接口是SoC系统中非常重要的一种外围端口。本文完成了一种基于WISHBONE总线的GPIO_WB控制器IP核的逻辑设计和物理实现,较具体地介绍了GPIO_WBIP核的体系结构以及WISHBONE接口和DMA传输方式的设计方案,并对所设计实现的GPIO_WB性能及可重用性做了分析,结论表明,与已有的通用IO接口IP核相比,GPIO_WBIP核具有性能高、实现代价小、硬件简单、可重用性好、易于扩展等优点。The General Purpose IO Interface is a very important peripheral interface in SoC chips. The paper achieves the logic design and physical implementation of a GPIO_WB controller IP core that based on WISHBONE Bus. It makes a thorough introduction on the architecture of GPIO_WB core and the design techniques of WISHBONE Interconnection and DMA transmitted mode. Furthermore, it analyzes the performance and reusability of the GPIO_WB. The conclusion shows GPIO_WB has advantages on higher performance, less design cost, simpler hardware, easier reuse and extension etc, comparing with known General Purpose IO Interfaces IP core.

关 键 词：WISHBONE SOC 互连体系结构 IP核 通用IO接口 直接存储器访问 

分 类 号：TP391.7[自动化与计算机技术—计算机应用技术]