基于FPGA的数字钟设计  

Design of Digital Clock Based on FPGA

作　　者：崔刚[1] 陈文楷[1] 

机构地区：[1]北京工业大学电子信息与控制工程学院,北京100022

出　　处：《现代电子技术》2004年第22期102-103,共2页Modern Electronics Technique

摘　　要：介绍了利用 VHDL硬件描述语言结合 FPGA可编程器件进行数字钟的设计 ,并通过数码管驱动电路动态显示计时结果。通过本例可以为其他电路的设计提供一定的借鉴作用。The paper introduces the design of digital clock based on FPGA and VHDL, the time of clock can be displayed with the digital driving circuit.This example can provide reference for the designs of other circuits.

关 键 词：VHDL 数字钟 设计 FPGA 

分 类 号：TP312[自动化与计算机技术—计算机软件与理论]