一个面向ASIC设计的门级逻辑图自动生成工具——SCHGEN  

AN ASIC DESIGN ORIENTED GATE LEVEL LOGIC SCHEMATIC AUTOGENERATOR——SCHGEN

作　　者：苗永城 栾贵兴[1] 康宝祥[1] 

机构地区：[1]中国科学院沈阳计算技术研究所,110003

出　　处：《小型微型计算机系统》1993年第11期1-6,共6页Journal of Chinese Computer Systems

摘　　要：低层逻辑的自动生成是EDA的长期追求目标。本文分析了达到这一目标的各种途径,并提出了一种新的门级逻辑生成方法。然后介绍了基于这一方法的门级逻辑生成器SCHGEN在MENTOR GRAPHICS工作站上的实现原理。最后介绍了SCHGEN的描述语言设计和程序设计。The autogeneration of low level logic is a long - run goal of EDA. This paper analyses various pathes to reach it, and proposes a new method for gate level logic autogeneration. Then we give the principle to implement SCHGEN, a gate level logic autogenerator, on the MENTOR GRAPHICS workstation. The describing language design and programming of SCHGEN are also introduced.

关 键 词：逻辑设计 逻辑图 SCHGEN 

分 类 号：TP302.2[自动化与计算机技术—计算机系统结构]