混沌变码本IP核的设计及实现  

Design and Implementation of Chaos Transpositional Code-table IP Core

作　　者：曾江卫[1] 胡汉平[1] 许娅[1] 

机构地区：[1]华中科技大学图像识别与人工智能研究所,武汉430074

出　　处：《计算机与数字工程》2005年第3期1-4,共4页Computer & Digital Engineering

基　　金：国家 86 3和国家密码基金支持

摘　　要：给出了混沌变码本IP核的实现方案。该方案采用并行计算的设计思想 ,克服了一般变码本加密算法速度慢的缺点 ;采用流水线方法实现 32位乘法 ,使得混沌迭代在具有高计算速度的同时只消耗较少的硬件资源。仿真结果显示设计满足功能 ,时序要求。A design of Chaos transpositional code-table IP Core is given in this paper.It adopts idea of parallel computing to conquer the shortcoming of low-speed of common transpositional code-table,and uses pipeline to realize the 32 bits multiplication to get a high speed of computing with less hardware resource. The result of simulation indicates this design meets the request of function and time.

关 键 词：混沌 IP核 流水线 

分 类 号：TP393[自动化与计算机技术—计算机应用技术]