2μmp阱CMOS工艺中提高源－漏穿通电压的方法  

Improving Source-Drain Punch-Through Voltage in 2-μm p-Well CMOS Process

作　　者：蒋志[1] 王勇[1] 赵海军 

机构地区：[1]清华大学微电子所

出　　处：《微电子学》1994年第3期31-33,共3页Microelectronics

摘　　要：采用防穿通注入的工艺方案，对提高２μｍｐＭＯＳ管的源漏穿通电压应选用的工艺条件做了实验研究。给出了加防穿通注入工艺的实验结果及其对Ｖ＿（Ｔｐ）的影响。An ion implantation process has been employed for 2-μm pMOS transistors to prevent S-D punch-through.The conditions fOr implantation has been optimiZed tO improve source-drain punch-through voltage. Results from the ex-periment are given. Effects of the procees on V_(tp) are discussed.

关 键 词：CMOS 工艺 源漏穿通电压 2μmp阱 

分 类 号：TN386.105[电子电信—物理电子学]