USB主机控制器端串行接口引擎IP的实现  

Implementation of the Serial Interface Engine IP in USB Host Controller

作　　者：武甲东[1,2] 梅张雄[3] 张志敏[1] 陈新华[4] 

机构地区：[1]中科院计算技术研究所系统结构室 [2]山东科技大学信息学院,山东泰安271019 [3]北京理工大学信息科技学院 [4]山东科技大学信息学院

出　　处：《微电子学与计算机》2005年第2期35-38,共4页Microelectronics & Computer

基　　金：国家863高技术项目资助(2002AA1Z1040)

摘　　要：通用串行总线USB是当前主流的计算机外设接口的总线标准,设计实现USB各功能模块的IP核对于SoC领域发展具有重要的现实意义。本文介绍了主机控制器端的串行接口引擎IP的设计、电路的功能仿真、综合以及验证等过程,提出并讨论了基于中科SoC开发平台的软硬件协同设计验证的/IP设计方法。结果表明该IP在功能和时序上符合USB技术规范1.1版本,达到了预定目标。The USB has become a most popular bus standard in computer's peripheral interface, and it is very important to design the IP of all USB functional modules for the development of SoC field. In this paper,we introduce the HSIE design,functional simulation,synthesis,post -simulation and PFGA verification. A hardware/software co-design and verification methodology of IP is presented,which is based on ZhongKe-SoC design verification platform. As a result,the IP core meet Universal Serial Bus Specification Reversion 1.1 in function and timing.

关 键 词：USB CRC校验 数字锁相环 IP FPGA验证 

分 类 号：TN4[电子电信—微电子学与固体电子学]