基于硅虚拟原型的RISC CPU核物理设计  

The Physical Design of a RISC CPU Core Based on the SVP

作　　者：吴伟贤[1] 周剑扬[1] 许伟坚[1] 陈辉煌[1] 

机构地区：[1]厦门大学电子工程系,福建厦门361005

出　　处：《微电子学与计算机》2005年第3期162-165,169,共5页Microelectronics & Computer

基　　金：武器装备预研基金(GF200201);福建省自然科学基金资助(F0110009)

摘　　要：在物理设计前期芯片物理信息供不应求的瓶颈制约着超深亚微米系统芯片设计时序、功率、信号完整性收敛及物理层次化设计方法的有效应用,硅虚拟原型在芯片物理设计流程中的应用有效地解决了这些问题。文章介绍了一个基于SVP的32位RISC CPU核的物理设计实现,并分析讨论了保持SV P与最终实现芯片时序相关性的方法。Deficiency of physical information in the initial stages of ultra-deep submicron SoC physical designs has restricted the use of physical hierarchical design methodology and the convergence of timing, power and signal integrity. The methodology of silicon virtual prototyping can solve these problems effectively. In this paper, it introduces a physical implementation of a RISC CPU core and discusses the methods to keep close timing relationship between the SVP and the chip’s final implementation.

关 键 词：超深亚微米 物理设计 硅虚拟原型 分层设计方法 规划布局 布局布线 

分 类 号：TP302[自动化与计算机技术—计算机系统结构]