基于FPGA的以太网MII接口扩展设计与实现  

Implementation of Ethernet MII Based on FPGA

作　　者：许俊[1] 林水生[1] 

机构地区：[1]成都电子科技大学通信与信息工程学院

出　　处：《电子设计应用》2005年第5期110-110,112-113,共3页Electronic Design & Application World

摘　　要：本文介绍了基于FPGA、功能经过扩展的以太网MII接口的硬件实现方法。硬件结构上由控制信号模块、分频器、异步FIFO缓冲和4B/5B编解码器4个部分组成。The implementation of Ethernet MII based on FPGA is briefly presented in this paper. The hardware architecture consists of control signal module, frequency divider, asynchronous FIFO and 4B/5B encoder/decoder.

关 键 词：FPGA MII 以太网 设计与实现 接口扩展 异步FIFO 硬件实现 控制信号 硬件结构 编解码器 分频器 模块 

分 类 号：TP393.11[自动化与计算机技术—计算机应用技术] TN791[自动化与计算机技术—计算机科学与技术]