一种基于FPGA实现的全数字锁相环  

A new design of all digital phase locked loop based on FPGA

作　　者：庞浩[1] 王赞基[1] 

机构地区：[1]清华大学电机工程与应用电子技术系,北京100084

出　　处：《电子技术应用》2005年第5期28-30,共3页Application of Electronic Technique

摘　　要：锁相环被广泛应用于电力系统的测量和控制中。介绍了一种新型的基于比例积分控制逻辑的全数字锁相环。通过对其数学模型的分析,阐述了该锁相环的各项性能指标与设计参数的关系,并由此提出了具体的设计方法,同时提供了一个基于MAX+PLUSII软件和FPGA器件完成的设计实例。仿真和实测结果表明了该锁相环设计方法的正确性和易实现性,也验证了该锁相环的良好性能。

关 键 词：全数字锁相环 FPGA实现 MAX+PLUS FPGA器件 设计方法 电力系统 控制逻辑 比例积分 数学模型 设计参数 性能指标 设计实例 实测结果 正确性 

分 类 号：TN911.8[电子电信—通信与信息系统] TP312[电子电信—信息与通信工程]