60路32kbit／s　ADPCM　ASIC中高速浮点乘法器的设计  

Design of a high speed floating point moltiplier in 60 channels 32kbps ADPCM ASIC

作　　者：韩雁[1] 宋杭宾[1] 姚庆栋[1] 

机构地区：[1]浙江大学CAD&CG国家重点实验室,浙江大学信电系

出　　处：《浙江大学学报（自然科学版）》1994年第4期418-424,共7页

基　　金：国家教委博士重点基金

摘　　要：根据国际电信联盟标准Ｇ．７１２，我们进行了６０路３２ｋｂｐｓＡＤＰＣＭ系统的开发研制工作。本文论述了该系统大规模专用集成电路设计过程中高速浮点来法器的实现方法：主要是速度与规模矛盾的解决，浮点数与定点数之间的变换，尾数与指数部分的处理以及其它一些硬件实现方面的问题。According to the CCITT recommendation G.721 we developed a 60 channels 32kbps ADPCM system.This papaer discusses the design of a high speed floating point multiplier in the whole-system-VLSI-chip.The maier subjects are:compromise of the contradiction between speed and scale;transformation between floating point number and fixed point number;mantissa and exponent processing,and other hardware design problems.

关 键 词：ASIC设计 集成电路 浮点乘法器 

分 类 号：TN47[电子电信—微电子学与固体电子学]