浮点乘法器

作品数：32被引量：53H指数：4
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：刘伟强许浩博王颖何书专李丽更多>>
相关机构：中国科学院国防科学技术大学南京航空航天大学北京理工大学更多>>
相关期刊：《计算机研究与发展》《电子器件》《电子与信息学报》《计算机工程与设计》更多>>
相关基金：国家自然科学基金国防科技重点实验室基金武汉市科技攻关计划项目江苏省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于部分积概率分析的高精度低功耗近似浮点乘法器设计被引量：1
《电子与信息学报》2023年第1期87-95,共9页闫成刚 赵轩 徐宸宇 陈珂 葛际鹏 王成华 刘伟强 
国家自然科学基金(62101246,62022041,62101252);江苏省自然科学基金(BK20200417);江苏省双创博士专项资金(2020-30377)。
浮点乘法器是高动态范围(HDR)图像处理、无线通信等系统中的关键运算单元,其相比于定点乘法器动态范围更广,但复杂度更高。近似计算作为一种新兴范式,在受限的精度损失范围内,可大幅降低硬件资源和功耗开销。该文提出一种16 bit半精度...
关键词：近似计算 近似浮点乘法器 部分积概率分析 低功耗 
基于混合压缩结构的新型浮点乘法器设计被引量：3
《微电子学与计算机》2021年第9期74-78,共5页姚上上 沈立 
为了进一步提高浮点乘法器的性能,缩短浮点乘法器关键路径延时,提出了一种基于新型4-2压缩器和5-2压缩器的混合压缩结构.在Xillinx的xc7a35tcsg324开发板上,基于该结构实现了IEEE754标准的32位浮点乘法器.相较于现有的压缩方式,提出的...
关键词：4-2压缩器 5-2压缩器 WALLACE树 浮点乘法器 
小带宽场景下的底噪频谱异常问题分析和解决方法
《中国无线电》2021年第8期53-54,共2页宋建宏 王靖博 景花 田剑豪 
在单频信号分析过程中发现,在小带宽信号场景下,频谱的底噪会出现频繁的抖动现象,这与常识不符。通过分析发现,其根本原因在于数字下变频多级滤波处理过程的定点计算精度不够。根据其产生的根因,给出了两种解决方案,可从不同程度上解决...
关键词：频谱分析 数字下变频 定点误差 硬件浮点乘法器 
一种模式可配置的单精度浮点乘法器设计被引量：2
《西安邮电大学学报》2020年第6期63-66,81,共5页蒋林 田璞 邓军勇 
国家自然科学基金项目(61772417,61602377,61634004);陕西省科技统筹创新工程项目(2016KTZDGY02-04-02);陕西省重点研发计划项目(2017GY-060)。
提出了一种模式可配置的单精度浮点乘法器设计方案。利用90 nm互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)工艺设计了基于原码一位乘法、基4-Booth算法和Wallace树型算法等3种常用定点数乘法的浮点乘法器,测试...
关键词：单精度 浮点乘法器 可配置 逻辑综合 
基于FPGA的流水线单精度浮点数乘法器设计被引量：2
《微型机与应用》2017年第4期74-77,83,共5页彭章国 张征宇 王学渊 赖瀚轩 茆骥 
国家自然科学基金(51475453);国家自然科学基金(11472297)
针对现有的采用Booth算法与华莱士(Wallace)树结构设计的浮点乘法器运算速度慢、布局布线复杂等问题,设计了基于FPGA的流水线精度浮点数乘法器。该乘法器采用规则的Vedic算法结构,解决了布局布线复杂的问题;使用超前进位加法器(Carry Lo...
关键词：浮点乘法器 超前进位加法器 华莱士树 流水线结构 Vedic算法 BOOTH算法 
基于改进型选择进位加法器的32位浮点乘法器设计被引量：4
《现代电子技术》2013年第16期133-136,共4页刘容 赵洪深 李晓今 
在修正型Booth算法和Wallace树结构以及选择进位加法器的基础上,提出了一种新型32位单精度浮点乘法器结构。该新型结构通过截断选择进位加法器进位链,缩短了关键路径延时。传统选择进位加法器每一级加法器的进位选择来自上级的进位输出...
关键词：修正Booth算法 Wallace树结构 选择进位加法器 浮点乘法器 
一种高效双精度浮点乘法器被引量：2
《计算机测量与控制》2013年第4期1017-1020,共4页夏炜 肖鹏 
国家自然科学基金(61072135;60788402);武汉市科技攻关计划项目(201110921295)
浮点乘法器(FPM)是中央处理器的关键部件之一,因此其性能是处理器的关键影响因素之一,高性能浮点乘法器是研究人员的追求;基于此需求,提出了一种高速双精度浮点乘法器,该设计采用了有别于传统基2Booth算法,即基4Booth算法产生部分积,在...
关键词：基4Booth编码 双精度浮点数 浮点乘法器 并行结构 流水线结构 WALLACE树 
基于FPGA的高速双精度浮点乘法器设计
《微电子学与计算机》2012年第12期17-21,共5页肖鹏 江先阳 王高峰 汪波 刘世培 
国家自然科学基金(61072135;60788402);武汉市科技攻关计划项目(201110921295)
设计了一种基于FPGA的高速双精度浮点乘法器.采用了基4Booth算法产生部分积,然后用优化的Wal-lace树阵列结构完成对部分积的累加得到伪和和伪进位,进而对伪和和伪进位采用了部分和并行相加得到最后尾数结果.采用了优化的5级流水线结构...
关键词：基4Booth编码 双精度浮点数 浮点乘法器 并行结构 流水线结构 WALLACE树 
基于FPGA的混沌信号发生器的设计与实现被引量：3
《计算机工程与设计》2010年第18期3972-3974,共3页刘玉民 张雨虹 姚明林 
唐山市科学技术研究与发展计划基金项目(07160203B-3)
提出了基于FPGA设计混沌信号发生器的改进方法。采用Euler算法将连续混沌系统转换为离散混沌系统;基于IEEE-754单精度浮点数标准和模块化设计理念,使用Quartus II软件,采用VHDL和原理图相结合的方式设计混沌信号发生器。最后,在FPGA实...
关键词：混沌 现场可编程门阵列 IEEE-754标准 面积优化 浮点乘法器 
X-DSP浮点乘法器的设计与实现被引量：1
《计算机应用》2010年第11期3121-3125,3133,共6页彭元喜 杨洪杰 谢刚 
国家自然科学基金资助项目(60676010);国家863计划项目(2007AA01Z108);教育部长江学者和创新团队发展计划项目
为了满足高性能X-DSP浮点乘法器的性能、功耗、面积要求,研究分析了X型DSP总体结构和浮点乘法器指令特点,采用Booth2编码算法和4∶2压缩树形结构,使用4级流水线结构设计实现了一款高性能低功耗浮点乘法器。使用逻辑综合工具Design Compi...
关键词：4∶2压缩树 布斯算法 IEEE-754 浮点乘法器 数字信号处理器 
全选清除导出
共4页<1234>
检索报告 对象比较 聚类工具 使用帮助 返回顶部