BOOTH算法

作品数：53被引量：110H指数：7
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：邵志标梁峰葛亮杨军吴艳更多>>
相关机构：西安电子科技大学西安交通大学同济大学兰州大学更多>>
相关期刊：《高技术通讯》《西安电子科技大学学报》《北京大学学报（自然科学版）》《科学技术与工程》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划福建省科技计划重点项目福建省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于符号扩展的booth乘法器设计与实现
《电子测量技术》2024年第20期124-131,共8页熊书伟 宋树祥 
国家自然科学基金(62061005);广西自然科学基金(2022GXNSFBA035646)项目资助。
针对RISC-V处理器中的乘法器部分延时较高以及功耗较大的问题,本文在booth2算法的基础上,提出一种改进的基于符号扩展的乘法器优化设计,减少了处理器中乘法指令的执行周期并同时支持有/无符号数的运算。改进了CSA32压缩器,并选择交替使...
关键词：RISC-V处理器 乘法器 BOOTH算法 符号扩展 Wallace树形结构 
一种高效16位有符号数乘法器设计被引量：1
《集成电路与嵌入式系统》2024年第6期41-45,共5页李娅妮 郎世坤 王雅 师瑞之 
为了进一步优化乘法器的性能,提高乘法运算单元的运算速率,本文基于Radix 4 Booth算法和Wallace树压缩结构提出了一种改进的16位有符号数乘法器。其特点包括优化Radix 4 Booth编码方式,有效减小部分积选择电路的面积;改进部分积计算过程...
关键词：乘法器 BOOTH算法 部分积 WALLACE树 压缩器 
基于近似Booth4编码的新型低功耗乘法器
《电工技术》2024年第8期135-138,143,共5页陆雨龙 李少珍 向石涛 
随着物联网应用的不断智能化和高集成化,对新型高速及低功耗运算单元的需求日益迫切,因此终端设备需要不断降低功耗和提升运算速率。针对运算单元功耗高的问题,在保证精准度的前提下,对Booth4编码进行近似优化处理,并结合符号补偿技术...
关键词：BOOTH算法 乘法器 近似 高斯滤波 低功耗 
基于COP2000的Booth算法定点补码一位乘法实现
《计算机应用文摘》2023年第16期84-86,共3页张盛普 
在COP2000八位微程序控制的模型计算机中,文章通过汇编语言模拟了Booth算法的运算过程,成功实现了定点补码一位乘法。在该过程中,作者提出了汇编语言程序设计的总体思路,并绘制了程序中各个模块的流程图。通过多组测试数据的验证,该算...
关键词：补码乘法 汇编语言 BOOTH算法 COP2000八位模型机 
一种基于改进基4 Booth算法和Wallace树结构的乘法器设计被引量：4
《电子设计工程》2019年第16期145-150,共6页吴美琪 赵宏亮 刘兴辉 康大为 李威 
辽宁省教育厅研究生教育教学改革联合培养项目(辽教函[2017]24号);2016年辽宁省博士科研启动基金指导计划项目(20161094)
以实现25×18位带符号快速数字乘法器为目标,采用改进的基4Booth算法以3位编码产生部分积,优化最低位产生电路,使用统一的操作扩展各部分积符号位,相比于传统方法提高了阵列规则性、节省了芯片面积;用传输门构成基本压缩器,并在此基础...
关键词：乘法器 改进的基4Booth算法 部分积阵列 WALLACE树 压缩器 
基于新型压缩器的乘法器设计被引量：7
《微电子学与计算机》2019年第3期28-31,37,共5页仲亚 叶瑶瑶 
为了优化乘法器的延时以及功耗,提高乘法器的性能,针对乘法器的部分积压缩部分设计了新型的压缩器以及新型的压缩算法,在此基础上设计实现了新型的18位乘法器.新型压缩器针对常规压缩器横向进位占用延时过大的的特点,通过优化横向进位...
关键词：BOOTH算法 压缩器 压缩算法 
RV32IM处理器乘法电路的设计与实现被引量：3
《微电子学与计算机》2018年第9期125-128,共4页张凯 李涛 秦晨蕊 圣飞 
国家自然科学基金(61136002);陕西教育厅科研项目(2050205)
为了实现RV32IM处理器中整数乘法的操作,对RISC-V指令集中整数乘法的"M"标准扩展进行实现.设计中对于乘法指令的实现,采用基4的Booth算法和Wallace树型4-2压缩器.将该设计嵌入到RV32IM处理器中,通过仿真和SMIC 65nm高密度标准单元库进...
关键词：乘法器 BOOTH算法 4-2压缩器 RV32IM处理器 RISC-V指令集 
基于约束数据捆绑两相握手协议的8位异步Booth乘法器设计被引量：3
《电子学报》2018年第4期961-968,共8页何安平 刘晓庆 陈虹 
国家自然科学基金(No.61402121;No.61073193;No.61300230);广西高校复杂系统与智能计算机重点实验室基金(No.2016CSCI05);甘肃省重点科技基金(No.1102FKDA010);甘肃省自然科学基金(No.1107RJZA188);甘肃省科技支撑计划(No.1104GKCA037)
以乘法器为代表的算术运算单元是现代数字系统的核心之一,其计算速度在很大程度上影响整个芯片的运算效率.本论文提出了一种改进的Booth乘法算法,其核心思想是先移位、再压缩,最后求和,减少了各模块间的耦合性,有利于控制电路的简化.本...
关键词：BOOTH算法 异步设计 两相约束数据捆绑握手协议 Click异步控制器 微流水线 
基于异步NoC机制的Booth乘法器设计被引量：1
《内蒙古大学学报（自然科学版）》2017年第6期703-710,共8页冯广博 何安平 吴尽昭 冯志华 
国家自然科学基金(11371003;11461006;61402121);广西民族大学校级一般项目(2016YB029);广西民族大学研究生教育创新计划项目;广西民族大学相思湖青年学者创新团队资助
随着信息化社会的深入发展,数字集成电路技术运用得越来越广泛.乘法器是数字电路系统最重要的算术运算单元之一,影响了整个电路系统的工作效率.实际设计通常采用Booth结构作为数字乘法器实现框架,决定此类乘法器运算效率的最为关键的两...
关键词：片上路由 异步微流水线 BOOTH算法 乘法器 
基于FPGA的流水线单精度浮点数乘法器设计被引量：2
《微型机与应用》2017年第4期74-77,83,共5页彭章国 张征宇 王学渊 赖瀚轩 茆骥 
国家自然科学基金(51475453);国家自然科学基金(11472297)
针对现有的采用Booth算法与华莱士(Wallace)树结构设计的浮点乘法器运算速度慢、布局布线复杂等问题,设计了基于FPGA的流水线精度浮点数乘法器。该乘法器采用规则的Vedic算法结构,解决了布局布线复杂的问题;使用超前进位加法器(Carry Lo...
关键词：浮点乘法器 超前进位加法器 华莱士树 流水线结构 Vedic算法 BOOTH算法 
全选清除导出
共6页<123456>
检索报告 对象比较 聚类工具 使用帮助 返回顶部