超前进位加法器

作品数：55被引量：94H指数：5
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：王礼平刘伟强王成华王观凤刘杰更多>>
相关机构：南京航空航天大学中南民族大学西安电子科技大学国防科学技术大学更多>>
相关期刊：《山西电子技术》《信息安全与通信保密》《武汉理工大学学报（交通科学与工程版）》《计算机与数字工程》更多>>
相关基金：国家自然科学基金安徽省高校省级自然科学研究项目国家民委科研基金国防科技重点实验室基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种基于55nm工艺的超前进位加法器设计被引量：1
《中国集成电路》2023年第8期49-53,共5页周冉冉 周文宸 王永 
加法器作为数字电路中的重要组件,其计算速度对系统性能至关重要。本文对加法器电路进行了深入研究,基于4进制Kogge-Stone树结构和多相时钟控制改进后的多米诺动态电路,设计了一种64位超前进位加法器,并完成全定制版图设计。该加法器采...
关键词：加法器 Kogge-Stone 超前进位 
基于SET的并行加法器电路设计被引量：1
《科技通报》2020年第4期63-66,112,共5页王芳 应时彦 孔伟名 
加法器是运算器的重要组成部分,其运算速度、功耗等将直接影响系统的整体性能,单电子晶体管SET具有功耗低、延迟小等优点。在介绍分层CLA加法设计的基础上,从结构和底层电路两个方面着手对于SET的CLA加法器进行了优化设计,对电路进行PSp...
关键词：单电子晶体管 加法器 超前进位加法器 分层CLA加法器 
基于混合SETMOS结构的超前进位加法器
《电子制作》2019年第17期9-12,共4页曲航 刘德州 周海力 侯兴华 
通过混合SETMOS电路设计来代替环境适应性不高的纯单电子晶体管电路,并在此基础上构建了一种新的混合超前进位加法器。首先利用SETMOS生成几种基础逻辑门,进而基于超前进位加法器的原理组合这些门,通过软件仿真验证最终生成的纳电级加...
关键词：环境适应性 单电子晶体管 超前进位加法器 逻辑门 正常室温 
基于部分簇能量互补逻辑的MRF电路设计
《电子科技大学学报》2017年第5期648-653,共6页李妍 胡剑浩 卢浩 
国家自然科学基金(61371104)
功耗是电路设计的关键性问题之一,低功耗下的稳定性问题逐渐成为电路设计的热点和挑战,基于马尔科夫随机场(MRF)的低功耗设计从能量的角度出发有效地解决了电路的容错问题,但是其单逻辑的单元结构面积和复杂度制约了该技术在大规模集成...
关键词：互补逻辑 超前进位加法器 低功耗 马尔可夫随机场 容错 
基于FPGA的流水线单精度浮点数乘法器设计被引量：2
《微型机与应用》2017年第4期74-77,83,共5页彭章国 张征宇 王学渊 赖瀚轩 茆骥 
国家自然科学基金(51475453);国家自然科学基金(11472297)
针对现有的采用Booth算法与华莱士(Wallace)树结构设计的浮点乘法器运算速度慢、布局布线复杂等问题,设计了基于FPGA的流水线精度浮点数乘法器。该乘法器采用规则的Vedic算法结构,解决了布局布线复杂的问题;使用超前进位加法器(Carry Lo...
关键词：浮点乘法器 超前进位加法器 华莱士树 流水线结构 Vedic算法 BOOTH算法 
基于虚拟仪器的计算机硬件课程实验平台设计与实现——四位超前进位加法器
《电脑知识与技术》2015年第6X期146-147,共2页朱二周 马竹娟 丘剑锋 李学俊 
信息安全振兴计划专业改造与新专业建设项目(J05201380)
该文通过LabVIEW构建虚拟的硬件实验平台,该平台具有易于使用、方便维护、价格低廉等特点。作为具体实例,该文实现了一个基于LabVIEW虚拟的ALU的核心部件——四位超前进位加法器。虚拟的加法器可以通过演示更好的说明加法器内部的工作...
关键词：LABVIEW 虚拟仪器 超前进位加法器 教学实验 
超前进位加法器的优化设计被引量：3
《通信技术》2014年第3期339-342,共4页袁浩 唐建 方毅 
在对超前加法器逻辑算法分析的基础上,介绍了一种优化设计方法。宽位加法器采用多层CLA(Carry Look-ahead Adder)块技术,按四位为一组进行组间超前进位,减小硬件延时,达到并行、高速的目的。并在晶体管级重点对全加器进行优化设计,从而...
关键词：超前进位 分层 加法器 优化 
进位保留加法器的命题投影时序逻辑组合验证被引量：2
《西安电子科技大学学报》2012年第5期192-196,共5页张南 段振华 
国家重点基础研究发展计划973资助项目(2010CB328102);国家自然科学基金资助项目(60910004;61133001;61003078;61202038;61272117);综合业务网国家重点实验室基金资助项目(ISN Lab Grant No.ISN1102001)
为保证硬件设计的正确性,提出了对硬件设计组合验证的新方法.该方法在命题投影时序逻辑的统一框架下,实现对硬件系统行为的建模,对所期望性质的形式化描述,并利用命题投影时序逻辑合理且完备的公理系统对系统性质进行验证,从而证明硬件...
关键词：时序逻辑 组合验证 进位保留加法器 超前进位加法器 
基于逻辑结构的超前进位加法器的设计被引量：1
《山西电子技术》2012年第4期3-4,6,共3页白首华 胡天彤 
院青年基金(厅级):超前进位加法器优化算法与设计的研究(No.2011103001)
通过对计算机加法器的研究,从门电路标准延迟模型出发,在对超前进位加法器逻辑公式研究的基础上,在主要考虑速度的前提下,给出了超前进位加法器的逻辑电路的设计方案。主要对16位、32位加法器的逻辑电路进行分析设计,通过计算加法器的...
关键词：串行进位链 超前进位加法器 时间延迟 
基于改进的布斯算法FPGA嵌入式18×18乘法器被引量：1
《现代电子技术》2012年第8期154-156,共3页王鲁豫 陈春深 国磊 
设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18b有符号或17b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器采用TSMC 0.18μm CMOS工艺,...
关键词：布斯算法 部分积 9-2压缩 两级超前进位加法器 
全选清除导出
共6页<123456>
检索报告 对象比较 聚类工具 使用帮助 返回顶部