WALLACE树

作品数：38被引量：112H指数：7
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：许琪沈绪榜葛亮严晓浪施隆照更多>>
相关机构：国防科学技术大学浙江大学电子科技大学中国科学院更多>>
相关期刊：《西安电子科技大学学报》《福州大学学报（自然科学版）》《软件导刊》《数字技术与应用》更多>>
相关基金：国家高技术研究发展计划国家自然科学基金国家部委预研基金武汉市科技攻关计划项目更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于动态补偿的新近似乘法器
《数字技术与应用》2024年第10期179-181,共3页洪军 刘杰 刘红海 黄瑞钧 
在许多应用中,乘法器是较为关键的算术功能单元之一,这些应用程序通常需要多次乘法运算,从而导致大量的功耗。针对运算单元功耗高的问题,提出了一种基于动态补偿的近似乘法器,实验结果表明,与现有的Wallace树乘法器相比,所提出的可调近...
关键词：WALLACE树 运算单元 应用程序 乘法器 乘法运算 动态补偿 平均功耗 功能单元 
一种高效16位有符号数乘法器设计被引量：1
《集成电路与嵌入式系统》2024年第6期41-45,共5页李娅妮 郎世坤 王雅 师瑞之 
为了进一步优化乘法器的性能,提高乘法运算单元的运算速率,本文基于Radix 4 Booth算法和Wallace树压缩结构提出了一种改进的16位有符号数乘法器。其特点包括优化Radix 4 Booth编码方式,有效减小部分积选择电路的面积;改进部分积计算过程...
关键词：乘法器 BOOTH算法 部分积 WALLACE树 压缩器 
面向RISC-V嵌入式处理器的浮点单元设计与移植被引量：1
《电子设计工程》2023年第7期119-123,131,共6页唐俊龙 吴圳羲 卢英龙 黄智昌 邹望辉 
柔性电子材料基因工程湖南省重点实验室开放基金(202015);长沙理工大学研究生科研创新项目(6110201-000101201)。
针对软件实现浮点运算的速度无法满足RISC-V嵌入式处理器浮点运算的需求,设计了一种由浮点加法器和浮点乘法器构成的浮点单元(FPU),其中浮点乘法器提出了新型的Wallace树压缩结构,提高了压缩速率。在“蜂鸟E203”处理器中,完成浮点指令...
关键词：RISC-V处理器 two-path WALLACE树 浮点单元 移植 
基于混合压缩结构的新型浮点乘法器设计被引量：3
《微电子学与计算机》2021年第9期74-78,共5页姚上上 沈立 
为了进一步提高浮点乘法器的性能,缩短浮点乘法器关键路径延时,提出了一种基于新型4-2压缩器和5-2压缩器的混合压缩结构.在Xillinx的xc7a35tcsg324开发板上,基于该结构实现了IEEE754标准的32位浮点乘法器.相较于现有的压缩方式,提出的...
关键词：4-2压缩器 5-2压缩器 WALLACE树 浮点乘法器 
采用Wallace树优化的分像素运动估计插值滤波算法被引量：2
《福州大学学报（自然科学版）》2020年第2期181-186,共6页罗隆 施隆照 洪晓剑 严丹钰 
福建省自然科学基金资助项目(2018J01801)。
提出一种基于Wallace树优化的HEVC/H.265分像素插值滤波算法的实现方案.模块采用按行流水插值架构,通过Wallace树压缩器对插值过程中的各项进行压缩,仅在最终输出结果时使用加法器.该算法不仅减少了硬件面积,而且提高了模块可工作的最...
关键词：视频编码 HEVC WALLACE树 分像素插值 
一种基于改进基4 Booth算法和Wallace树结构的乘法器设计被引量：4
《电子设计工程》2019年第16期145-150,共6页吴美琪 赵宏亮 刘兴辉 康大为 李威 
辽宁省教育厅研究生教育教学改革联合培养项目(辽教函[2017]24号);2016年辽宁省博士科研启动基金指导计划项目(20161094)
以实现25×18位带符号快速数字乘法器为目标,采用改进的基4Booth算法以3位编码产生部分积,优化最低位产生电路,使用统一的操作扩展各部分积符号位,相比于传统方法提高了阵列规则性、节省了芯片面积;用传输门构成基本压缩器,并在此基础...
关键词：乘法器 改进的基4Booth算法 部分积阵列 WALLACE树 压缩器 
一种“死时间”少和自动校准容易的Wave Union TDC
《软件导刊》2016年第7期24-27,共4页许林 周磊 
江苏省大学生创新项目(2015045)
编码复杂的Wave Union决定了时间数字转换器的"死时间"。如选择合适的发射器延时单元个数,改Wave Union A的单次发射为连续发射就形成了新的Wave Union C(WUC)。采用Wallace树和ROM结构的WUC编码器使用资源少、延时路径短,在Altera的EP3...
关键词：时间数字转换器 WAVE UNION C WALLACE树 ROM结构 实时自动校准 
基于改进的Booth编码和Wallace树的乘法器优化设计被引量：14
《计算机应用与软件》2016年第5期13-16,共4页石敏 王耿 易清明 
广东省工程技术研究中心项目(2012gczx A003)
针对当前乘法器设计难于兼顾路径延时和版图面积的问题,设计一种新型的32位有符号数乘法器结构。其特点是:采用改进的Booth编码,生成排列规则的部分积阵列,所产生的电路相比于传统的方法减小了延时与面积;采用由改进的4-2压缩器和3-2压...
关键词：乘法器 BOOTH编码 部分积阵列 WALLACE树 
基于Booth算法的32位流水线型乘法器设计被引量：7
《微电子学与计算机》2014年第3期146-149,共4页翟召岳 韩志刚 
为了减少乘法指令在保留站中的等待时间,设计了一款32位流水线型乘法器,该乘法器将应用于作者设计的一款超标量处理器中.该乘法器应用了改进型的booth编码算法,对部分积生成电路进行了优化,并采用了4-2压缩器与3-2压缩器相结合的Wallac...
关键词：BOOTH算法 WALLACE树 压缩器 流水线 
一种高效双精度浮点乘法器被引量：2
《计算机测量与控制》2013年第4期1017-1020,共4页夏炜 肖鹏 
国家自然科学基金(61072135;60788402);武汉市科技攻关计划项目(201110921295)
浮点乘法器(FPM)是中央处理器的关键部件之一,因此其性能是处理器的关键影响因素之一,高性能浮点乘法器是研究人员的追求;基于此需求,提出了一种高速双精度浮点乘法器,该设计采用了有别于传统基2Booth算法,即基4Booth算法产生部分积,在...
关键词：基4Booth编码 双精度浮点数 浮点乘法器 并行结构 流水线结构 WALLACE树 
全选清除导出
共4页<1234>
检索报告 对象比较 聚类工具 使用帮助 返回顶部