高速集成电路封装效应的测量与模型技术  

作　　者：杰弗.肯尼迪 南利平[1] 

机构地区：[1]北京信息工程学院

出　　处：《国外电子测量技术》1995年第3期10-13,共4页Foreign Electronic Measurement Technology

摘　　要：通常在计算机系统中,上升时间少于1ns时,集成电路(IC)的封装结构就成为信号变差和噪声余量减少的主要因素。设计人员必须在早期的设计过程中通过模拟,预测系统的性能,以便及时地把高质量的产品投向市场。 不断增加的系统复杂性,更高的集成度和更快的时钟速率,这些都有助于改善系统的性能。但其中的每一项都会影响到设计封装工艺以及系统的设计过程。时钟速率越快意味着定时余量越小。

关 键 词：集成电路 封装 测量 仿真模型 

分 类 号：TN405[电子电信—微电子学与固体电子学]