脉间二相编码雷达高度表信号处理器的设计及FPGA实现  

Design and FPGA Implementation of Signal Processor for Pulse to Pulse Bi-phase-coded Radar Altimeter

作　　者：刘建新[1] 陈惠连[1] 向敬成[2] 

机构地区：[1]中国工程物理研究院电子工程研究所,四川绵阳621900 [2]电子科技大学电子工程学院,成都610054

出　　处：《信号处理》2005年第4期409-412,共4页Journal of Signal Processing

摘　　要：本文就一种应用于雷达高度表的脉间二相编码信号频域处理方法的FPGA实现进行了研究。特别就信号处理器硬件参数的选择及有限字长对处理性能影响给予了一定论述和分析,这些方法对雷达高度表信号处理器定点硬件的设计都有一定的借鉴价值。本文虽后给出了该信号处理器针对点、面目标回波处理的实测结果。结果表明该处理方法具有较高的处理增益和良好的检测性能。The article investigates the signal processor design and implementation based on FPGA for the pulse to pulse binary phase-coded radar altimeter, especially discusses and analyzes the methods selecting processor＇s parameters and the influence of the finite word length to the processing performance. These ways have much value when we design fixed point hardware realization used in radar altimeter signal processor. The measured results based on point and area targets indicate that the method based on frequency domain has better capability in processing gain and detecting performance.

关 键 词：脉间二相编码 雷达高度表 信号处理 FPGA 信号处理器 FPGA实现 二相编码信号 设计 处理方法 硬件参数 

分 类 号：TP312[自动化与计算机技术—计算机软件与理论] TN911.7[自动化与计算机技术—计算机科学与技术]