SOI电路窄沟槽隔离技术研究  

An Investigation into Narrow Trench Isolation for SOI Circuits

作　　者：张正元[1,2] 徐学良[1,2] 税国华[1,2] 曾莉[1,2] 刘玉奎[1,2] 

机构地区：[1]模拟集成电路国家重点实验室 [2]中国电子科技集团公司第二十四研究所,重庆400060

出　　处：《微电子学》2005年第4期364-366,共3页Microelectronics

基　　金：国家高技术研究发展(863)计划项目"CMOSMEMS加工平台共性技术研究"(2003AA404020)资助

摘　　要：文章利用SOI材料片做衬底,开展了SOI电路窄沟槽隔离技术的研究,解决了窄槽刻蚀、多晶硅回填、平整化等技术难题,获得了优化的SOI电路窄沟槽隔离工艺技术条件;岛与岛之间的隔离击穿达到300V,为下一步研制生产SOI电路打下了坚实的基础。With SOI wafers used as substrates, an investigation is made into narrow trench isolation technology for SOI circuits. In this work, solutions are found to technical problems with narrow trench etching, polysilicon refilling and planarization. Optimal process conditions are obtained for narrow trench isolation in SOI circuits. And the breakdown voltage of isolation between islands reaches 300 V.

关 键 词：SOI 窄沟槽刻蚀 多晶硅回填 平整化 

分 类 号：TN405.95[电子电信—微电子学与固体电子学]