快速浮点加法器的FPGA实现  

FPGA Implementation of Fast Floating-point Adder

作　　者：郭天天[1] 张志勇[1] 卢焕章[1] 

机构地区：[1]国防科技大学ATR实验室,长沙410073

出　　处：《计算机工程》2005年第16期202-204,共3页Computer Engineering

摘　　要：讨论了3种常用的浮点加法算法,并在VirtexII系列FPGA上实现了LOP算法。实验结果表明在FPGA上可以实现快速浮点加法器,最高速度可达152MHz,资源占用也在合理的范围内。Three commonly used Floating-point addition algorithms are discussed, and the LOP algorithm is implemented on VirtexlI series FPGA. The implementing results show that the fast floating-point adder can be implemented on FPGA, the highest running frequency is 152MHz and the area cost is rational compare to the entire resources.

关 键 词：浮点加法器 移位器 前导1预测 FPGA 

分 类 号：TN911.72[电子电信—通信与信息系统]