浮点加法器

作品数：29被引量：45H指数：5
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：杜勇邵志标李凌浩黄士坦冯为更多>>
相关机构：国防科学技术大学西安微电子技术研究所同济大学南京航空航天大学更多>>
相关期刊：《电子器件》《计算机工程》《电子测量技术》《山西电子技术》更多>>
相关基金：国家高技术研究发展计划国家科技重大专项黑龙江省教育厅科学技术研究项目更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
高速深流水线浮点加法单元的设计
《微型机与应用》2015年第20期15-17,共3页张明 郑莉平 余宁梅 
在X87执行环境下,采用基于Two-Path算法的并行深度流水线优化算法,设计了一种能够实现符合IEEE-754标准的单精度、双精度和扩展双精度及整型数据且舍入模式可控的高速浮点加法器。采用并行深度流水设计,经验证,功能满足设计要求,使用TSM...
关键词：浮点加法器 IEEE-754 Two-Path算法 并行流水线 
基于FPGA的高速浮点加法器的实现
《科学技术与工程》2010年第25期6293-6296,共4页王秀芳 侯振龙 曲萃萃 
黑龙江省教育厅科技项目(11551027)资助
为降低设计成本、缩短设计周期、提高可移植性,设计并实现了基于CycloneIII型FPGA单精度32位浮点加法器。该加法器采用VHDL语言描述,流水线结构,符合IEEE754单精度浮点表示格式和存储格式。经过QuartusII、MATLAB和Model-SimSE进行联合...
关键词：IEEE754 可编程逻辑门阵列 VHDL 浮点加法器 
高速流水线浮点加法器的FPGA实现被引量：3
《电子元器件应用》2009年第4期62-65,共4页王晓莉 黄伟 王典洪 
浮点加法运算是现代数字信号处理中非常频繁的操作算法。文中结合VerologHDL和FPGA可编程技术来完成流水线结构进而实现符合IEEE754标准的单精度浮点数加法器的设计方法。通过仿真验证,该设计运算精度可达10-7,而且设计结构合理,可用于...
关键词：浮点加法器 IEEE 754 单精度浮点数 流水线 FPGA 
单精度浮点加法器的FPGA实现
《现代电子技术》2009年第8期8-10,共3页王顺 戴瑜兴 
在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式,设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程,依据此算法处理流程划分的各个处理模块便于流水设计的实现。所以...
关键词：IEEE 754 单精度浮点 加法运算 FPGA 
基于流水线结构的浮点加法器IP核设计被引量：2
《微计算机信息》2008年第27期192-193,共2页夏杰 宣志斌 薛忠杰 
浮点加法运算是浮点运算中使用频率最高的一种运算,本文采用了五级加法器流水线结构,并使用Verilog HDL硬件描述语言对其进行编码。利在使用SMIC 0.18um CMOS工艺库进行综合,工作频率能达到500MHz。
关键词：浮点加法器 流水线 综合 
高吞吐率浮点FFT处理器的FPGA实现研究被引量：5
《计算机工程与科学》2008年第7期98-99,117,共3页牟胜梅 杨晓东 
受浮点操作的长流水线延迟及FPGA片上RAM端口数目的限制,传统FFT处理器的吞吐率通常只能达到每周期输出一个复数结果。本文用FPGA设计并实现了一种高吞吐率的IEEE754标准单精度浮点FFT处理器,通过改进蝶形计算单元的结构并重新组织FPGA...
关键词：FPGA FFT蝶形单元 3输入浮点加法器 
基于FPGA的32位浮点加法器的设计被引量：3
《微电子学与计算机》2008年第6期209-211,共3页吉伟 黄巾 杨靓 黄士坦 
在综合分析各种浮点加法器算法的基础上,提出了一种符合TI格式标准的32位浮点加法器,同时兼顾了速度和面积两方面因素.本设计在virtex-4系列FPGA上进行了实现,最高速度可达到182.415MHz,资源占用也较为合理.
关键词：浮点加法器 TI 流水线 LOD 
一种高速浮点加法器的优化设计
《电子测量技术》2008年第11期4-8,共5页冯为 王波 孙一 金西 
高性能浮点加法器是现代微处理器中的重要部件,是实时图像处理和数字信号处理的核心,同时也是微处理器数据处理的关键路径,其完成一次加法操作的周期基本决定了微处理器的主频。本文介绍了一种高速浮点加法器的优化设计,它通过采用基于T...
关键词：浮点加法器 Two-Path算法 错位并行 NAND 前导零 
基于并行预测的前导零预测电路设计被引量：5
《电子测量技术》2008年第1期84-87,共4页孙岩 张鑫 金西 
前导零预测电路是提高浮点加法器运算速度的一个重要手段,本文提出了一种适用于高速浮点加法器的前导零预测电路。它采用了独特的并行预测算法来分别预测做浮点减法运算时结果为正和为负的两种情况下的前导零数,再通过尾数运算结果的进...
关键词：前导零预测电路 浮点加法器 IEEE754 并行预测 
浮点LMS算法的FPGA实现
《电子工程师》2007年第6期58-60,共3页杜勇 刘帝英 
LMS(最小均方)算法因其优良的收敛特性及算法简单等特点在自适应滤波器等领域得到了广泛的应用。浮点运算因其运算步骤繁琐及硬件资源消耗大等缺点使得浮点LMS算法的硬件实现十分困难。文中根据多输入高效浮点加法器结构在FPGA(现场可...
关键词：浮点运算 浮点加法器 LMS算法 FPGA 
全选清除导出
共3页<123>
检索报告 对象比较 聚类工具 使用帮助 返回顶部