基于FPGA的32位浮点加法器的设计  

Design of 32bit Floating-point Adder based on FPGA

作　　者：吉伟[1] 黄巾[1] 杨靓[1] 黄士坦[1] 

机构地区：[1]西安微电子技术研究所,陕西西安710075

出　　处：《微电子学与计算机》2008年第6期209-211,共3页Microelectronics & Computer

摘　　要：在综合分析各种浮点加法器算法的基础上,提出了一种符合TI格式标准的32位浮点加法器,同时兼顾了速度和面积两方面因素.本设计在virtex-4系列FPGA上进行了实现,最高速度可达到182.415MHz,资源占用也较为合理.Put forward a design of 32bit floating-point adder according with TI format based on the analysis of all kinds of floating-point adders. This design satisfied with both speed and area factors and implemented on virtex-4 series FPGA, the highest running frequency is 182. 415MHz and the area cost is rational compared to the entire resources.

关 键 词：浮点加法器 TI 流水线 LOD 

分 类 号：TP391[自动化与计算机技术—计算机应用技术]