吉伟

作品数：3被引量：4H指数：1
导出分析报告
供职机构：西安微电子技术研究所更多>>
发文主题：LOD基于FPGATI浮点加法器流水线更多>>
发文领域：自动化与计算机技术更多>>
发文期刊：《计算机技术与发展》《微电子学与计算机》《现代电子技术》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-3
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA的32位浮点加法器的设计被引量：3
《微电子学与计算机》2008年第6期209-211,共3页吉伟 黄巾 杨靓 黄士坦 
在综合分析各种浮点加法器算法的基础上,提出了一种符合TI格式标准的32位浮点加法器,同时兼顾了速度和面积两方面因素.本设计在virtex-4系列FPGA上进行了实现,最高速度可达到182.415MHz,资源占用也较为合理.
关键词：浮点加法器 TI 流水线 LOD 
浮点运算中前导0/1计算的设计方法被引量：1
《现代电子技术》2007年第24期208-210,共3页吉伟 杨靓 黄士坦 
总结浮点运算中前导0/1问题的解决办法,阐述各种方法的原理和实现方法,用VHDL硬件描述语言描述,并进行仿真和综合。在实际中采用一种便于实现的高性能前导0/1的设计方法,兼顾速度和面积2方面因素。此方法已作为一个模块,应用到某32位浮...
关键词：浮点运算 LOD LOP CLO 
基于FPGA的高速流水定点乘法器的设计
《计算机技术与发展》2007年第9期199-202,共4页吉伟 黄士坦 
目前,多数定点高速乘法器的速度都在百兆以下。在比较各种定点乘法器的基础上,提出了一种基于Xilinx的Virtex FPGA系列器件的快速流水定点乘法器的实现方法,可将乘法速度提高至150MHz以上,大大提高了运算速度。文中以24×24位乘法器为例...
关键词：高速流水定点乘法器 Virtex器件 FPGA 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部