300门CMOS／SIMOX门阵列容错ASIC电路的研制  

Fault-tolcrant ASIC Developed by 300 Gate CMOS/SIMOX Gate Array

作　　者：石涌泉[1] 张兴[1] 路泉 黄敞[1] 

机构地区：[1]航天工业总公司西安微电子技术研究所

出　　处：《微电子学与计算机》1995年第2期10-12,共3页Microelectronics & Computer

摘　　要：本文简要地介绍了３μｍＣＭＯＳ／ＳＩＭＯＸ门阵列的设计和制作技术。利用３００门门阵列母片成功地实现了容错计算机系统专用总线输出选择逻辑电路ＳＥＬ。其性能达到了用户要求，平均单级门延迟时间为２．６ｎｓ，输出驱动电流为２．４ｍＡ。The design and producing technolOgy of 3μm CMOS/SIMQX gate array is briefly introduced in this article.The fault-tolerant computer system specific bus output select circuit SEL is successfully achieved by using a gate array wafer with 300 gates. Its performance satisfies the user's require.The average singal gate delay time is 2. 6ns, the output drive current is 2. 4m A.

关 键 词：专用集成电路 CMOS SIMOX 容错 门阵列 

分 类 号：TN402[电子电信—微电子学与固体电子学]