2.5Gb/s Monolithic IC of Clock Recovery,Data Decision,and 1∶4 Demultiplexer  

2.5Gb/s单片时钟恢复数据判决与1∶4分接集成电路的设计(英文)

作　　者：陈莹梅[1] 王志功[1] 熊明珍[1] 章丽[1] 

机构地区：[1]东南大学射频与光电集成电路研究所,南京210096

出　　处：《Journal of Semiconductors》2005年第8期1532-1536,共5页半导体学报（英文版）

基　　金：国家高技术研究发展计划资助项目(批准号:2002AA312230)~~

摘　　要：A high integrated monolithic IC, with functions of clock recovery, data decision, and 1 ： 4 demultiplexer,is implemented in 0.25μm CMOS process for 2.5Gb/s fiber-optic communications. The recovered and frequency divided 625MHz clock has a phase noise of -106.26dBc/Hz at 100kHz offset in response to a 2.5Gb/s PRBS input data （2^31-1）. The 2.5Gb/s PRBS data are demultiplexed to four 625Mb/s data. The 0.97mm× 0.97mm IC consumes 550mW under a single 3.3V power supply （not including output buffers）.用0.25μmCMOS工艺实现一个复杂的高集成度的2.5Gb/s单片时钟数据恢复与1∶4分接集成电路.对应于2.5Gb/s的PRBS数据(231-1),恢复并分频后的625MHz时钟的相位噪声为-106.26dBc/Hz@100kHz,同时2.5Gb/s的PRBS数据分接出4路625Mb/s数据.芯片面积仅为0.97mm×0.97mm,电源电压3.3V时核心功耗为550mW.

关 键 词：optical transmission systems clock recovery circuits data decision 1 ： 4 demultiplexer charge pump phase-locked loops 

分 类 号：TN402[电子电信—微电子学与固体电子学]