CMOS工艺中GG-NMOS结构ESD保护电路设计  

Design on an ESD Protection Circuit with GG-NMOS Structure in CMOS Technology

作　　者：杜鸣[1] 郝跃[1] 朱志炜[1] 

机构地区：[1]西安电子科技大学微电子学院,宽禁带半导体材料与器件教育部重点实验室,西安710071

出　　处：《Journal of Semiconductors》2005年第8期1619-1622,共4页半导体学报（英文版）

基　　金：国家高技术研究发展计划资助项目(批准号:2003AA1Z1630)~~

摘　　要：采用GG-NMOS结构的ESD保护电路的工作原理和对其进行的ESD实验,提出了一种保护电路的栅耦合技术方案,并达到了预期效果.通过实验可以看出其性能达到了人体放电模式的2级标准.在模拟的基础上可确定损伤的机理和位置,从而给出了由ESD导致的栅氧化层损伤的微观机制.An ESD protection circuit which uses a GG-NMOS structure is presented. The operating principle and test results are depicted. An improved project,gate-couple technology,on the circuit is presented, and the anticipated effect is achieved. The ability of the circuit achieves class 2 of the human-body model. It is also indicated that ESD induces damage of the gate oxide with microcosmic mechanisms,where ESD occurs based on simulation.

关 键 词：ESD GG-NMOS 人体放电模式 栅耦合 

分 类 号：TN407[电子电信—微电子学与固体电子学]