混合压缩比结构16×16阵列乘法器设计  

Design of blending compressor structure 16×16 bit array multiplier

作　　者：董健[1] 张雅绮[1] 滕建辅[1] 李锵[1] 

机构地区：[1]天津大学电子信息工程学院,天津300072

出　　处：《电子技术应用》2005年第12期70-73,共4页Application of Electronic Technique

摘　　要：在比较各种树型结构的基础上,提出了一种适合于16×16阵列乘法器的混合压缩比结构。并且采用改进布斯编码算法和符号补偿技术,用VHDL语言设计出了一个16×16有/无符号数乘法器。仿真结果表明,该乘法器综合性能优于采用IA和Wallace结构的乘法器,可用作数字系统中的乘法单元模块。所提出的混合压缩比结构还可以作为10-2压缩器应用于更高位数乘法器的设计之中,具有较高的实用价值。

关 键 词：混合压缩比结构 阵列乘法器 树型结构 改进布斯算法 符号补偿 

分 类 号：TP332.22[自动化与计算机技术—计算机系统结构] TP311.13[自动化与计算机技术—计算机科学与技术]