SVPWM信号发生器的VHDL实现  

Realization of SVPWM Signal Generator with VHDL

作　　者：吴晨光[1] 彭安金[1] 王奔[1] 

机构地区：[1]西南交通大学电气工程学院

出　　处：《电子设计应用》2006年第1期69-71,共3页Electronic Design & Application World

摘　　要：本文利用VHDL硬件描述语言设计了一种SVPWM信号发生器,该信号发生器不仅成功实现了输入时间信号到SVPWM触发信号的转换,而且具有良好的抗干扰能力。此外,其并行处理结构可以保证三相桥臂开关同时动作,有效地提升了控制系统的整体性能。In this paper, a SVPWM signal generator is designed with VHDL. This signal generator can transform time signal into SVPWM trigger signal successfully with good anti-jamming capability. In addition, its parallel structure guarantees the synchronous action of three phase triggers, so the performance of the whole control system is upgraded.

关 键 词：FPGA 空间矢量脉宽调制 FSM SVPWM信号发生器 IP核 

分 类 号：TP338.603[自动化与计算机技术—计算机系统结构] TN911.6[自动化与计算机技术—计算机科学与技术]