H.264/AVC硬件解码器设计及其验证策略  

Design of an H.264/AVC Decoder and Its Verification

作　　者：石磊[1] 林涛[1] 焦孟草[1] 

机构地区：[1]同济大学超大规模集成电路研究所,上海200092

出　　处：《微电子学》2006年第1期16-18,26,共4页Microelectronics

基　　金：国家高技术研究发展(863)计划课题"超大规模集成电路设计专项"资助项目(2002AA1Z1190)

摘　　要：提出了一种H.264/AVC硬件解码器的SOC/ASIC设计方案,并在实现电路的基础上,重点分析了基于文中的硬件设计方案的验证策略。该设计方案已经在基于FPGA的验证平台上通过功能原型验证,结果证明,这是一个完全可行的H.264/AVC硬件解码设计方案。An SOC/ASIC solution is presented for H. 264/AVC decoder. Based on the implemented circuit, the verification strategy for this design scheme is analyzed in particular. A functional verification of the prototype circuit was conducted based on an FPGA platform. It has been demonstrated that this scheme is a practical solution to designing H. 264/AVC decoder.

关 键 词：H.264/AVC 专用集成电路 解码器 FPGA 验证 

分 类 号：TN492[电子电信—微电子学与固体电子学]