一种基于FPGA的顺序迭代FFT设计  

A Fully Sequential Iterative FFT Design Performed by FPGA

作　　者：梁曦捷[1] 肖璋[1] 

机构地区：[1]广州暨南大学电子工程系

出　　处：《微计算机信息》2005年第12Z期135-137,共3页Control & Automation

摘　　要：本文从顺序迭代的角度提出了一种高效的,容易实现的,占用资源少的FFT算法结构,通过合理的设计使得系统占资源少而且高效,同时亦足够简单。本文详细描述了整个设计,在精简程度、完全的流水化、控制结构方式、蝶形运算、时序配合、存储地址生成等方面均有一些特点。This paper puts forward a new FFT design performed by FPGA. It is based on sequential iterative structure. It is simple, efficient, easy-impletemented and it uses less resources. This paper describes the design fully and clearly. The design has its own cbaracteristics in reduction, pipe-line design, control structure, butterfly unit calculation, sequential timing and address generation.

关 键 词：现场可编程器件 FPGA 快速傅立叶变换 FFT 速硬件描述语言 VHDL 顺序迭代 

分 类 号：TP273[自动化与计算机技术—检测技术与自动化装置] TP391[自动化与计算机技术—控制科学与工程]