低功耗13b 10^7样品／s模数转换器  

Low power 13 bit 10^7 sample/s A/D converter

作　　者：李福乐[1] 王红梅[2] 李冬梅[2] 王志华[1] 

机构地区：[1]清华大学微电子学研究所,北京100084 [2]清华大学电子工程系,北京100084

出　　处：《清华大学学报（自然科学版）》2006年第1期115-118,共4页Journal of Tsinghua University(Science and Technology)

基　　金：国家"九七三"重大基础研究项目(G2000036507)

摘　　要：描述一个基于0.6μm CM O S工艺的、低功耗的13 b,107样品/s流水线模数转换器(ADC)的设计。为了达到13 b的转换精度,在电路设计中采用了电容误差平均技术;为了实现低功耗设计,在电路设计中综合采用了运算放大器共享、输入采样保持放大器消去、按比例缩小和动态比较器等技术。在考虑工艺实现中的非理想因素的条件下,对ADC电路进行晶体管级M on te-C arlo仿真,当ADC以10MH z的采样率对1MH z的正弦输入信号进行采样转换时,在其输出得到了82 dB的非杂散动态范围,并且此时ADC模拟部分的功耗仅为11mW。The design of a low power 13 bit, 10^7 sample/s pipelined analog to digital converter （ADC） in 0.6μm CMOS technology was described. The capacitor error averaging technique was used to achieve the 13 bit precision, with circuit techniques such as operational amplifier sharing, input sample and hold amplifier cancellation, and dynamic comparator used to reduce the power. Technology non idealitles were included in a transistor-level Monte-Carlo simulation of the ADC. Simulation results show that a free dynamic range of 82 dB is achieved for an input of 1 MHz at a full speed of 10 MHz while consuming only 11 mW of power in the analog section.

关 键 词：混合集成电路 模数转换器 流水线 高精度 低功耗 

分 类 号：TN453[电子电信—微电子学与固体电子学]