高速雷达数字信号发生器的FPGA设计与实现技巧  

Design of Radar Data Generator on FPGA and Several Realization Tips

作　　者：赵彦全[1] 齐伟民[1] 

机构地区：[1]北京中国科学院电子学研究所

出　　处：《微计算机信息》2006年第03Z期166-168,共3页Control & Automation

摘　　要：在一片速度较低的FPGA芯片上,设计实现了综合型高速雷达数字信号发生器,给出了仿真结果,最高仿真数据率可达2.44Gbps。介绍了综合型高速数字信号发生器的基本设计思路和几个实现技巧,重点介绍了在不改变芯片选择的情、况下,如何通过改进设计方案,提高系统的工作速度。A synthesis high speed radar dada generator is realized on a low speed grade FPGA chip. The simulator result is given, which has a speed as high as 2.44Gbps.A model of synthesis high speed data generator and some realization tips are given. How to improve a system＇s speed performance on a given FPGA chip is introduced as a key point.

关 键 词：高速 雷达 综合型 数字信号发生器 流水线 并行逻辑 MAX PLUS Ⅱ 

分 类 号：TN955.2[电子电信—信号与信息处理]