SDH中E1/VC-12异步映射的设计与实现  

作　　者：霍林[1] 郭琦[1] 许新新[1] 李惠军[1] 

机构地区：[1]山东大学信息科学与工程学院,山东济南250100

出　　处：《电子技术应用》2006年第3期117-120,共4页Application of Electronic Technique

摘　　要：分析了同步数字体系中2.048Mbps支路信号E1异步映射进VC-12的过程,并根据正/零/负码速调整原理确定了缓冲存储器的容量和正负码速调整的判定门限。通过对异步FIFO读控制实现了此异步映射过程的正/零/负码速调整。同时,为了在异步时钟域之间可靠地传递数据,采用格雷码实现读时钟域对写指针的采样。该设计通过了功能仿真、综合及FPGA验证。

关 键 词：同步数字体系 异步映射 码速调整 异步FIFO 格雷码 

分 类 号：TN915.1[电子电信—通信与信息系统] TP393.11[电子电信—信息与通信工程]