分数频率合成器中数字∑_△调制器的设计  

The Design of Digital Sigma-delta Modulator for Fractional-N Frequency Synthesis

作　　者：李娜[1] 杨文荣[1] 曹家麟[1] 

机构地区：[1]上海大学自动化系,上海200072

出　　处：《微计算机应用》2006年第2期222-224,共3页Microcomputer Applications

摘　　要：本文介绍了分数频率合成器中,数字∑△调制器设计应考虑的因素,描述了四种不同结构的数字∑△调制器,最后对其中一种结构进行设计并用FPGA来实现。The paper introduce the design considerations of sigma-delta modulation in fractional synthesizer and 4 types of digital sigma-delta modulations. One of 4 types is designed and is implemented with FPGA.

关 键 词：∑△调制 分数频率合成器 MASH FPGA 

分 类 号：TN761[电子电信—电路与系统]