PLANAHEAD工具提高设计效率  

PlanAhead Tool Improve Design Efficency

作　　者：MARK GOOSMAN 

机构地区：[1]赛灵思公司

出　　处：《世界电子元器件》2006年第3期67-70,共4页Global Electronics China

摘　　要：设计问题尤其涉及到那些大型高性能计划，最有效的解决方法就是首先对问题详尽分析，然后将大问题分解成易于管理的小问题。观察近年来可编程器件的发展过程，FPGA在尺寸和复杂性方面有巨大的提高，但PLD EDA工具却相对没有多少变化。在传统的扁平设计流程中，每个设计更改都意味着要对整个设计重新综合、重新实现。对于要在几百万门的器件上实现的复杂设计来说，即使是一个微小的更改也会导致长时间的令人无法接受的布局布线（PAR），更不要说典型设计中从PTL到PAR的反复操作所导致的时间耗费。

关 键 词：EDA工具 设计效率 可编程器件 设计更改 设计问题 FPGA 设计流程 布局布线 典型设计 长时间 

分 类 号：TN402[电子电信—微电子学与固体电子学] TP391.72[自动化与计算机技术—计算机应用技术]