DES算法FPGA实现的研究与比较  

An Investigation into the FPGA Design of DES Encryption System

作　　者：苏黎明[1] 张晓波[1] 苗凤娟[1] 李刚[1] 

机构地区：[1]华东师范大学电子科学与技术系,上海200063

出　　处：《齐齐哈尔大学学报（自然科学版）》2006年第2期37-39,共3页Journal of Qiqihar University(Natural Science Edition)

摘　　要：为满足无线网络通讯的数据安全要求,提出了用现场可编程门阵列(FPGA)实现DES加解密的方案,分别以减少器件面积和增加运算速度为目标来加以实现,并对这两种实现方法进行了比较。Different ways of designing DES encryption system with Verilog HDL. One is the area optimized design and another is the performance optimized. Followed by a comparison of them.

关 键 词：DES FPGA VERILOG 密码学 密钥 

分 类 号：TN915.08[电子电信—通信与信息系统]