Formality在rtl-gate等价性验证中的应用  

作　　者：鲁斌[1] 王宗宝[1] 圣应山[1] 陈巨[1] 

机构地区：[1]合肥工业大学微电子设计研究所

出　　处：《中国集成电路》2006年第5期32-35,共4页China lntegrated Circuit

摘　　要：验证在整个设计流程中一直扮演着重要的角色。高效的验证对于提高产品的质量和缩短设计周期具有重要的意义。但是随着IC设计规模和复杂度的不断增加,如何保证验证的高覆盖率和减少验证的时间,已经成为IC设计的瓶颈。为此需要新的设计方法和EDA软件的支持。在这样一种背景下形式化验证技术显示出了许多优点。本文针对在使用新思公司的Formality工具进行rtl-gate的等价性验证中所遇到的一些问题给出一些解决方案,通过正确的使用这些方法减小了设计者在非设计问题上花费的时间,从而可以使设计者更快地发现设计上的问题。

关 键 词：验证技术 等价性 应用 设计流程 IC设计 EDA软件 设计周期 设计规模 设计方法 设计问题 

分 类 号：TN407[电子电信—微电子学与固体电子学]