基于现场可编程门阵列的位同步时钟提取技术研究  

Study on Bit-in-phase Clock Pick-up Technology Based on FPGA

作　　者：徐燕玲[1] 董公昌[1] 胡淑巧[1] 赵文江[1] 

机构地区：[1]西安机电信息研究所,陕西西安710065

出　　处：《探测与控制学报》2006年第2期61-64,共4页Journal of Detection & Control

摘　　要：在对基于锁相技术的位同相时钟提取技术研究的基础上,论述了基于现场可编程逻辑(FPGA)技术实现的GPS测量信息的位同步时钟信号提取电路模块组成工作原理、关键技术、及其实现途径,并通过了软件仿真。On basis of the disquisition of the bit - in - phase clock pick - up technology on phase locking technology , the paper proposes a circuit module for the bit - in - phase clock pick - up from GPS measurement information based on field - programmble gate Array （FPGA）. The principle, key technology and implementation of the circuit is discussed and simulated.

关 键 词：FPGA GPS 位同步时钟 数字锁相环 

分 类 号：TN911.8[电子电信—通信与信息系统]