基于CPLD的CCD驱动时序电路的设计  

Design of the time sequence driving circuit for CCD based on CPLD

作　　者：刘计星[1] 严飞龙[1] 陈昭炎[1] 

机构地区：[1]嘉应学院物理系,广东梅州514015

出　　处：《仪器仪表用户》2006年第3期111-112,共2页Instrumentation

基　　金：嘉应学院学生学术资金资助项目(2005006)

摘　　要：利用CPLD复杂可编程逻辑器件,结合VHDL硬件描述语言,设计了一种线阵CCD驱动时序电路。并通过MAX+PLUSⅡ软件的时序仿真分析,证明该设计方法的可行性。Use CPLD and VHDL together to design the time sequence driving circuit for a kind of linear CCD. Timing simulation of circuit running on MAX＋PLUS Ⅱ is presented. Prove the possibility of the design.

关 键 词：CPLD CCD驱动 VHDL 时序仿真 

分 类 号：TN79[电子电信—电路与系统]