基于卷积编码的SOC测试响应压缩研究  

作　　者：韩银和[1,2] 李华伟[1,2] 李晓维[1,2] AnshumanChandra 

机构地区：[1]中国科学院计算技术研究所先进测试技术实验室,北京100080 [2]中国科学院研究生院,北京100039 [3]Synopsys, Inc, 700 E Middlefield Rd, Mountain View, CA 94043, USA

出　　处：《中国科学（E辑）》2006年第6期686-697,共12页Science in China(Series E)

基　　金：国家重点基础研究发展计划(2005CB321604和2005CB321605);国家自然科学基金(批准号:90207002;60576031);北京市重点科技项目(H020120120130)资助

摘　　要：提出一种单输出压缩方法.首先提出了码率为n/(n?1)、距离为3的卷积码的设计规则,利用这些规则可得到卷积码的校验矩阵,该校验矩阵的实现电路即是能够提供单输出压缩的响应压缩电路.所设计的压缩电路可避免2个和任意奇数个错误位的混淆、避免一个未知位(X位)对特征的掩盖.利用概率论分析了未知位掩盖效应.如果未知位分布具有聚簇特征,那么提出的多重量校验矩阵设计算法能够大大降低未知位的掩盖效应.最后用一些实验数据验证了所提出的压缩电路能够提供较强的未知位容忍能力和非常低的错误位混淆率.

关 键 词：SOC测试 测试响应压缩 卷积码 错误位混淆率 未知位掩盖 

分 类 号：TN47[电子电信—微电子学与固体电子学]